SPC5644AF0MVZ1 IC MCU 32BIT 4MB FLASH 324PBGA N✖P USA Inc.

Beschreibung

Der Host-Prozessorkern des Mikrocontrollers e200z4 basiert auf der Power Architecture®-Technologie und wurde speziell für eingebettete Anwendungen entwickelt.Dieser Kern unterstützt Anweisungen für die digitale Signalverarbeitung (DSP).
Der MPC5644A verfügt über zwei Ebenen der Speicherhierarchie, bestehend aus 8 KB Anweisungs-Cache, unterstützt durch 192 KB On-Chip SRAM und 4 MB internen Flash-Speicher.Der MPC5644A verfügt über eine externe Bus-Schnittstelle, sowie einen Kalibrierbus, der nur bei Verwendung des Freescale Vertical Calibration Systems zugänglich ist.
Dieses Dokument beschreibt die Merkmale des MPC5644A und hebt wichtige elektrische und physikalische Eigenschaften des Geräts hervor.

MPC5644A Mikrocontroller

Datenblatt
• 150 MHz e200z4 Power-Architektur-Kern
️ Variable Length Instruction Coding (VLE) (Codierung von Anweisungen mit variabler Länge)
- Superskalare Architektur mit 2 Ausführungs-Einheiten
- bis zu 2 ganzzahlige oder schwebende Komma-Anweisungen pro Zyklus
¢ bis zu 4 Multiplikations- und Akkumulationsvorgänge pro Zyklus
• Organisation der Erinnerung
4 MB On-Chip-Flash-Speicher mit ECC und Read While Write (RWW)
- 192 KB SRAM auf dem Chip mit Standby-Funktion (32 KB) und ECC
- 8 KB Anweisungs-Cache (mit Zeilenverriegelung), konfigurierbar als 2- oder 4-Wege
¢ 14 + 3 KB eTPU-Code und Daten RAM
5 x 4 Querschnittsschalter (XBAR)
— 24-entry MMU
¢ Externe Bus-Schnittstelle (EBI) mit Slave- und Master-Port
• Sicherungsschutz versagt
¢ 16-Einträge Speicherschutz-Einheit (MPU)
¢ CRC-Einheit mit 3 Untermodule
️ Temperaturmessgerät für die Kreuzung
• Unterbrechungen
Konfigurierbarer Unterbrechungssteuergerät (mit NMI)
️ 64-Kanal-DMA
• Serienkanäle
3 x eSCI
3 x DSPI (2 davon unterstützen den nachgelagerten Mikro-Zweiten Kanal (MSC))
3 x FlexCAN mit jeweils 64 Nachrichten
1 x FlexRay-Modul (V2.1) bis zu 10 Mbit/s mit Doppel- oder Einzelkanal und 128 Nachrichtenobjekten und ECC
• 1 x eMIOS: 24 einheitliche Kanäle
• 1 x eTPU2 (eTPU der zweiten Generation)
32 Standardkanäle
1 x Reaktionsmodul (6 Kanäle mit drei Ausgängen pro Kanal)
• 2 erweiterte Analog-Digital-Wandler (eQADC)
- 40 12-Bit-Eingangskanäle (multiplexed auf 2 ADCs); mit externen Multiplexern auf 56 Kanäle erweiterbar
6 Kommandowarteschlangen
Unterstützung für Trigger und DMA
- 688 ns Mindestumwandlungszeit
• On-Chip CAN/SCI/FlexRay Bootstrap-Lader mit Boot Assist Modul (BAM)
• Nexus
Klasse 3+ für den Kern e200z4
Klasse 1 für die eTPU
• JTAG (5-Pin)
• Entwicklungs-Trigger-Semaphore (DTS)
¢ Register der Semaphore (32-Bit) und ein Identifikationsregister
¢ als Teil eines ausgelösten Datenerfassungsprotokolls verwendet
¢ EVTO-Pin wird zur Kommunikation mit dem externen Werkzeug verwendet
• Uhrgenerierung
— On-chip 4–40 MHz main oscillator
FMPLL auf dem Chip (Frequenzmodulierte Phase-Locked-Schleife)
• bis zu 120 allgemeine E/A-Leitungen
¢ Individuell als Eingabe, Ausgabe oder spezielle Funktion programmierbar
¢ Programmierbarer Schwellenwert (Hysteresis)
• Leistungsreduzierungsmodus: langsame, Stillstand- und Bereitschaftsmodus
• Flexibile Versorgung
5 V Einzelstromversorgung mit externem Ballast
Mehrfache Außenversorgung: 5 V, 3,3 V und 1,2 V
• Pakete
¢ 176 LQFP
¥ 208 MAPBGA
¢ 324 TEPBGA
496-Pin-CSP (nur Kalibrierwerkzeug)