SPC5748GGK1MMJ6 IC MCU 32BIT 6MB FLSH 256MAPPBGA N✖P USA Inc.

Beschreibung

Dieser Mikrocontroller ist ein 32-Bit-System-on-Chip (SoC) -Gerät, das für die Verwendung in Mittelklasse-Motorsteuerung und Automobilgetriebe-Steuerungszwecken bestimmt ist.
Es ist kompatibel mit Geräten der Freescale® MPC5600-Familie und bietet Leistung und Fähigkeiten über die MPC5632M-Geräte hinaus.
Der Host-Prozessorkern des Mikrocontrollers e200z4 basiert auf der Power Architecture®-Technologie und wurde speziell für eingebettete Anwendungen entwickelt.Dieser Kern unterstützt Anweisungen für die digitale Signalverarbeitung (DSP).
Das Gerät verfügt über zwei Ebenen der Speicherhierarchie, bestehend aus 8 KB Anweisungs-Cache, unterstützt durch einen 128 KB on-chip SRAM und einen 2 MB internen Flash-Speicher.
Für die Entwicklung umfasst das Gerät einen Kalibrierbus, der nur bei Verwendung des Freescale VertiCal-Kalibriersystems zugänglich ist.

• 150 MHz e200z4 Power-Architektur-Kern

️ Variable Length Instruction Coding (VLE) (Codierung von Anweisungen mit variabler Länge)
- Superskalare Architektur mit 2 Ausführungs-Einheiten
- bis zu 2 ganzzahlige oder schwebende Komma-Anweisungen pro Zyklus
¢ bis zu 4 Multiplikations- und Akkumulationsvorgänge pro Zyklus
• Organisation der Erinnerung
- 2 MB Flash-Speicher auf dem Chip mit ECC und Read-While-Write (RWW)
- 128 KB SRAM auf dem Chip mit Standby-Funktion (32 KB) und ECC
- 8 KB Anweisungs-Cache (mit Zeilenverriegelung), konfigurierbar als 2- oder 4-Wege
¢ 14 + 3 KB eTPU-Code und Daten RAM
4 4 Querschnittsschalter (XBAR)
– 24-entry MMU
• Sicherungsschutz versagt
¢ 16-Einträge Speicherschutz-Einheit (MPU)
¢ CRC-Einheit mit 3 Untermodule
️ Temperaturmessgerät für die Kreuzung
• Unterbrechen
– Configurable interrupt controller (INTC) with non-maskable interrupt (NMI)
¢ 64-Kanal eDMA
• Serienkanäle
3 eSCI-Module
3 DSPI-Module (2 davon unterstützen den nachgelagerten Mikro-Zweiten Kanal (MSC)
3 FlexCAN-Module mit jeweils 64 Nachrichtenpuffern
1 FlexRay-Modul (V2.1) bis zu 10 Mbit/s mit zwei oder einem Kanal, 128 Nachrichtenobjekte, ECC
• 1 EMIOS
24 einheitliche Kanäle
• 1 eTPU2 (eTPU der zweiten Generation)
32 Standardkanäle
1 Reaktionsmodul (6 Kanäle mit 3 Ausgängen pro Kanal)
• 2 erweiterte Analog-Digital-Wandler (eQADC)
- 40 12-Bit-Eingangskanäle (multiplexed auf 2 ADCs); mit externen Multiplexern auf 56 Kanäle erweiterbar
6 Kommandowarteschlangen
Unterstützung für Trigger und DMA
- 688 ns Mindestumwandlungszeit
• On-Chip CAN/SCI Bootstrap-Lader mit Boot Assist Modul (BAM)
• Nexus: Klasse 3+ für Kern; Klasse 1 für eTPU
• JTAG (5-Pin)
• Entwicklungs-Trigger-Semaphore (DTS)
¢ EVTO-Pin für die Kommunikation mit externen Werkzeugen
• Uhrgenerierung
– On-chip 4–40 MHz main oscillator
FMPLL auf dem Chip (Frequenzmodulierte Phase-Locked-Schleife)
• Bis zu 112 allgemeine I/O-Linien
¢ Individuell als Eingabe, Ausgabe oder spezielle Funktion programmierbar
¢ Programmierbarer Schwellenwert (Hysteresis)
• Leistungsreduzierungsmodi: langsam, still und Standby
• Flexibile Versorgung
5 V Einzelstromversorgung mit externem Ballast
Mehrfache Außenversorgung: 5 V, 3,3 V und 1,2 V