IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP Renesas Electronics America Inc.

Beschreibung

Der IDT70T651/9 ist ein High-Speed 256/128K x 36 Asynchronous Dual-Port Static RAM.Der IDT70T651/9 ist als eigenständiger 9216/4608K-Bit Dual-Port-RAM oder als Kombination von MAS TER/SLAVE Dual-Port-RAM für ein 72-Bit- oder mehr Wortsystem zu verwendenDie Verwendung des IDT MASTER/SLAVE Dual-Port-RAM-Ansatzes in 72-Bit- oder breiteren Speichersystemanwendungen führt zu einem vollen, fehlerfreien Betrieb ohne zusätzliche diskrete Logik.
Dieses Gerät bietet zwei unabhängige Ports mit separaten Steuer-, Adress- und E/A-Pins, die einen unabhängigen, asynchronen Zugriff für Lesen oder Schreiben an jeden Speicherort ermöglichen.Eine automatische Leistungsauslösung, die vom Chip gesteuert wird, ermöglicht (entweder CE0 oder CE1) die Einführung eines sehr niedrigen Standby-Leistungsmodus in die Chip-Schaltkreise jedes Ports.
Der IDT70T651/9 verfügt über einen RapidWrite-Modus, der es dem Designer ermöglicht, Back-to-Back-Schreiboperationen durchzuführen, ohne den R/W-Eingang in jedem Zyklus zu pulsieren.Dies ist besonders bei den 8- und 10-ns-Zykluszeiten des IDT70T651/9 wichtig., was bei diesen hohen Leistungsniveaus die Konstruktionsbedürfnisse erleichtert.
Die 70T651/9 kann eine Betriebsspannung von 3,3 V oder 2,5 V auf einem oder beiden Ports unterstützen, die durch die OPT-Pins gesteuert wird.

Eigenschaften

◆ Wahre Dual-Port-Speicherzellen, die gleichzeitigen Zugriff auf denselben Speicherort ermöglichen
◆ Hochgeschwindigkeitszugriff

Industrie: 10/12ns (max.)
◆ Der RapidWrite-Modus vereinfacht schnelle aufeinanderfolgende Schreibzyklen
◆ Dual-Chip-Aktivierung ermöglicht die Erweiterung der Tiefe ohne externe Logik
◆ IDT70T651/9 erweitert die Datenbusbreite mit Hilfe der Master/Slave-Select-Funktion leicht auf 72 Bits oder mehr, wenn mehr als ein Gerät kaskadiert
◆ M/S = VIH für BUSY-Ausgabe-Flag auf Master, M/S = VIL für BUSY-Eingabe auf Slave
◆ Beschäftigte und unterbrochene Fahnen
◆ Logik zur Schiedsrichterin am Chip
◆ Vollständige Hardware-Unterstützung der Semaphorsignalisierung zwischen den Ports auf dem Chip
◆ Vollständig asynchroner Betrieb von jedem Hafen aus
◆ Getrennte Byte-Steuerungen für die Kompatibilität von Multiplexed-Bus und Bus-Matching
◆ Schlafmodus-Eingänge an beiden Ports
◆ Unterstützt JTAG-Funktionen, die IEEE 1149 entsprechen.1
◆ Einzelne 2,5V (± 100mV) Stromversorgung für den Kern
◆ LVTTL-kompatible, wählbare 3,3V (± 150mV) /2,5V (± 100mV) Stromversorgung für I/O- und Steuersignale an jedem Port
◆ Es gibt eine 256-kugel-Kugel-Reihe, einen 208-pinnigen Plastik-Quad-Flatpack und eine 208-kugel-Fine-Pitch-Kugel-Reihe.
◆ Für ausgewählte Drehzahlen ist ein industrieller Temperaturbereich (~40°C bis +85°C) verfügbar